• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種在矽晶片上成長之高載子遷移率電晶體結構及其方法，特別用於半導體產業之半導體元件製程，其係利用超真空化學氣相沉積在矽基板上成長一層鍺磊晶層，在於其上成長變形電子遷移率電晶體結構，在此結構中，鍺磊晶層之功用為防止矽晶片在使用有機金屬化學氣相沉積(MOCVD)成長變形電子遷移率電晶體結構(MHEMT)時產生氧化物而影響電晶體元件結構的特性，其後藉由變形的結構以阻擋成長鍺磊晶層於矽晶片上時所產生的差排及缺陷，以達到降低元件厚度及減少製作成本之功效。
    公开号:TW201310636A
    申请号:TW100130732
    申请日:2011-08-26
    公开日:2013-03-01
    发明作者:Edward Yi Chang；Shih-Hsuan Tang；Yueh-Chin Lin
    申请人:Univ Nat Chiao Tung；
    IPC主号:H01L29-00
    专利说明:
    一種在矽晶片上成長之高載子遷移率電晶體結構及其方法
    一種在矽晶片上成長之高載子遷移率電晶體結構及其方法，特別用於半導體產業之半導體元件製程，其係利用超真空化學氣相沉積(Ultra high Vacuum Chemical Vapor Deposition)在矽基板上成長一層鍺磊晶層，在於其上成長變形電子遷移率電晶體(Metamorphic High Electron Mobility Transistor,MHEMT)結構，以達到降低元件厚度，減少製作成本之功效。
    近年來高頻微波磊晶片使用範圍越來越廣泛，諸如手機通訊、衛星定位系統、無線網路等，因此發展高頻元件已是目前之潮流，而其中一種技術便是化合物半導體磊晶製程。
    目前化合物半導體磊晶製程技術主要有三種：大正負電子對撞(Large Electron-Positron,LEP)、分子束磊晶成長(Molecular Beam Epitaxy,MBE)及有機金屬化學氣相沉積(Metal-Organic Chemical Vapor Deposition,MOCVD)。
    大正負電子對撞(Large Electron-Positron,LEP)係為較傳統且較簡單之方式，一般應用於發光二極體(LED)之長成上，然而，對於需要摻雜濃度之精準度較高或厚度較薄之磊晶之長成，LPE技術則較難以掌控。
    分子束磊晶成長(Molecular Beam Epitaxy,MBE)係採物理光學方式生產，生產技術較為成熟，良率亦較容易提升，然而，MBE技術之成本較高。
    有機金屬化學氣相沉積(Metal-Organic Chemical Vapor Deposition,MOCVD)係為一種化學變化，技術困難度較高，但具有成本較低，且產量亦較MBE高，使用有機金屬化學氣相沉積製作出之元件尺寸小、功率大，廣泛被應用於手機上，例如假型高電子遷移率電晶體(Pseudomorphic High Electron Mobility Transistor,PHEMT)、高電子遷移率電晶體(High Electron Mobility Transistor,HEMT)、變形高電子遷移率電晶體(Metamorphic High Electron Mobility Transistor,MHEMT)等。
    一般之變形高電子遷移率電晶體(Metamorphic High Electron Mobility Transistor,MHEMT)結構係由砷化鋁銦緩衝層(InAlAs buffer layer)、砷化鋁銦間隔層(InAlAs spacer layer)、砷化鋁銦通道層(InAlAs channel layer)、砷化鋁銦蕭特基層(InAlAs schottky layer)、砷化鋁銦覆蓋層(InAlAs capping layer)所組成，且此結構生長在磷化銦(InP)或砷化鎵(GaAs)基板上，但磷化銦(InP)及砷化鎵(GaAs)基板價格較為昂貴，且機械性亦較差，造成變形高電子遷移率電晶體結構不易在大型基板上成長，其成本亦大幅提升。
    習知技術中，在矽基板及三五族半導體之整合上，使用矽鍺(SixGe1-x)做為緩衝層，將鍺(Ge)磊晶層成長在矽基板上，其中又以漸變鍺組成之矽鍺緩衝層之使用最為廣泛，然而，利用此技術中之矽鍺緩衝層之厚度會達到數十個微米，不僅製作成本較高，製作出之變形高電子遷移率電晶體之厚度亦較厚，且容易產生差排及缺陷不利於後續砷化鎵之成長。
    有鑒於習知技術中矽鍺緩衝層之厚度會達到數十個微米，不僅製作成本較高，製作出之變形高電子遷移率電晶體之厚度亦較厚，且容易產生差排及缺陷不利於後續砷化鎵之成長，本發明提出一種在矽晶片上成長之高載子遷移率電晶體結構及其方法，用以解決習知技術之缺點。
    在一實施例中，本發明揭露一種在矽晶片上成長之高載子遷移率電晶體結構，包含有：一基板，其材質係為矽(Si)；一磊晶層，其材料係為鍺(Ge)，其係成長於該基板上之一層厚度為1800 ~2200之鍺磊晶；一電晶體結構，係為一種變形高電子遷移率電晶體結構，其係成長於該磊晶層上。
    在另一實施例中，本發明揭露一種在矽晶片上成長之高載子遷移率電晶體方法，包含有下列步驟：提供一基板，其材料為矽(Si)；使用超真空化學氣相沉積技術，將一層厚度為1800~2200之鍺(Ge)磊晶成長在該基板上，以形成一磊晶層；使用有機金屬化學氣相沉積技術將一電晶體結構成長在該磊晶層上，其中，該電晶體結構係為一種變形高電子遷移率電晶體結構。
    本發明中鍺磊晶層之功用為防止矽晶片在使用有機金屬化學氣相沉積成長變形電子遷移率電晶體結構時產生氧化物而影響電晶體元件結構的特性，其後藉由變形的結構以阻擋成長鍺磊晶層於矽晶片上時所產生的差排及缺陷，以達到降低元件厚度及減少製作成本之功效。
    以下將參照隨附之圖式來描述本發明為達成目的所使用的技術手段與功效，而以下圖式所列舉之實施例僅為輔助說明，以利　貴審查委員瞭解，但本案之技術手段並不限於所列舉圖式。
    再請參閱圖一所示，係為一種在矽晶片上成長之高載子遷移率電晶體結構示意圖，其包含有：一基板10，其材質係為矽(Si)；一磊晶層11，其材料係為鍺(Ge)，其係利用超真空化學氣相沉積(Ultrahigh Vacuum Chemical Vapor Deposition,UHVCVD)在該基板10上成長一層厚度為1800 ~2200之鍺磊晶，其中，最佳之厚度為2000；一電晶體結構12，係為一種變形高電子遷移率電晶體(Metamorphic High Electron Mobility Transistor,MHEMT)結構，其係利用有機金屬化學氣相沉積(Metal-Organic Chemical Vapor Deposition,MOCVD)成長於該磊晶層11上，其結構包含有：一緩衝層120，其材料為三五族化合物，例如：砷化鋁銦(InAlAs)；一通道層121，係形成於該緩衝層120上，其材料為三五族化合物，例如：砷化銦鎵(InGaAs)；一間隔層122，係形成於該通道層121上，其材料為三五族化合物，例如：砷化鋁銦(InAlAs)；一δ-摻雜層123，係形成於該間隔層122上，係為一種高濃度N型材料，做為通道電子供應；一蕭特基層124，係形成於δ-摻雜層123上，其材料為三五族化合物，例如：砷化鋁銦(InAlAs)；一覆蓋層125，係形成於蕭特基層124上，其材料為n+摻雜之三五族化合物，例如：n+-砷化鋁銦(n+-InAlAs)。
    由於該基板10及該磊晶層11之材料分別為矽(Si)及鍺(Ge)，兩者之晶格常數(lattice constant)相差甚大(達4.2%)，而互相無法匹配(lattice mismatch)，因此在該基板10與該磊晶層11之間會形成差排(dislocation)及缺陷(defect)，然而，由於該電晶體結構12係為一種變形高電子遷移率電晶體(MHEMT)結構，可藉由其結構中之緩衝層120有效降低該磊晶層11之差排及缺陷密度，並成功將矽基板與變形高電子遷移率電晶體(MHEMT)結構做整合。
    再請參閱圖二所示，係為一種在矽晶片上成長之高載子遷移率電晶體方法流程圖，係包含下列步驟：首先進行步驟20，提供一基板10，其材料為矽(Si)；步驟20之後進行步驟21，使用超真空化學氣相沉積(Ultrahigh Vacuum Chemical Vapor Deposition,UHVCVD)技術，將一層厚度為1800 ~2200之鍺(Ge)磊晶成長在該基板10上，以形成一磊晶層11，其中，該磊晶層11之厚度最佳為2000；最後進行步驟22，使用有機金屬化學氣相沉積(Metal-Organic Chemical Vapor Deposition,MOCVD)技術將一電晶體結構12成長在該磊晶層11上，其中，該電晶體結構12係為一種變形高電子遷移率電晶體(Metamorphic High Electron Mobility Transistor,MHEMT)結構，例如：δ-摻雜砷化銦鎵/砷化鎵高電子移動率電晶體。
    綜合上述，本發明的特點在於利用鍺磊晶層保護住基板如矽基板的表面，以防止在使用有機金屬化學氣相沉積成長電晶體結構時產生二氧化矽而降低磊晶的品質。而若直接成長鍺磊晶層在基板上，鍺磊晶會產生缺陷及差排，所以鍺磊晶層上成長的必須為變形的結構，利用變形的結構來阻擋鍺磊晶層中的差排向上竄升，以大大降低元件的厚度及製作成本。
    惟以上所述者，僅為本發明之實施例而已，當不能以之限定本發明所實施之範圍。即大凡依本發明權利要求所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋之範圍內，謹請　貴審查委員明鑑，並祈惠准，是所至禱。
    10．．．基板
    11．．．磊晶層
    12．．．電晶體結構
    120．．．緩衝層
    121．．．通道層
    122．．．間隔層
    123．．．δ-摻雜層
    124．．．蕭特基層
    125．．．覆蓋層
    圖一係為一種在矽晶片上成長之高載子遷移率電晶體結構示意圖
    圖二係為一種在矽晶片上成長之高載子遷移率電晶體方法流程圖
    10．．．基板
    11．．．磊晶層
    12．．．電晶體結構
    120．．．緩衝層
    121．．．通道層
    122．．．間隔層
    123．．．δ-摻雜層
    124．．．蕭特基層
    125．．．覆蓋層
    权利要求:
    Claims (6)
    [1] 一種在矽晶片上成長之高載子遷移率電晶體結構，其包含有：一基板，其材質係為矽(Si)；一磊晶層，其材料係為鍺(Ge)，其係成長於該基板上之一層厚度為1800 ~2200之鍺磊晶；一電晶體結構，係為一種變形高電子遷移率電晶體結構，其係成長於該磊晶層上。
    [2] 如申請專利範圍第1項所述之一種在矽晶片上成長之高載子遷移率電晶體結構，該磊晶層之厚度為2000。
    [3] 如申請專利範圍第2項所述之一種在矽晶片上成長之高載子遷移率電晶體結構，該電晶體結構更包含有：一緩衝層，其材料為三五族化合物；一通道層，係形成於該緩衝層上，其材料為三五族化合物；一間隔層，係形成於該緩衝層上，其材料為三五族化合物；一δ-摻雜層，係形成於該間隔層上，係為一種高濃度N型材料；一蕭特基層，係形成於該δ-摻雜層上，其材料為三五族化合物；一覆蓋層，係形成於該蕭特基層上，其材料為n+摻雜之三五族化合物。
    [4] 如申請專利範圍第3項所述之一種在矽晶片上成長之高載子遷移率電晶體結構，其中，該緩衝層之材料係為砷化鋁銦(InAlAs)，該通道層之材料係為砷化銦鎵(InGaAs)，該間隔層之材料係為砷化鋁銦(InAlAs)，該蕭特基層之材料係為砷化鋁銦(InAlAs)，該覆蓋層之材料係為n+-砷化鋁銦(n+-InAlAs)。
    [5] 一種在矽晶片上成長之高載子遷移率電晶體方法，其包含下列步驟：提供一基板，其材料為矽(Si)；使用超真空化學氣相沉積技術，將一層厚度為1800~2200之鍺(Ge)磊晶成長在該基板上，以形成一磊晶層；使用有機金屬化學氣相沉積技術將一電晶體結構成長在該磊晶層上，其中，該電晶體結構係為一種變形高電子遷移率電晶體結構。
    [6] 如申請專利範圍第5項所述之一種在矽晶片上成長之高載子遷移率電晶體方法，其中該磊晶層之厚度為2000。
    类似技术:
    公开号 | 公开日 | 专利标题
    US20150053257A1|2015-02-26|Multi-junction solar cell and use thereof
    US8866154B2|2014-10-21|Lattice mismatched heterojunction structures and devices made therefrom
    KR101743017B1|2017-06-05|고속 에피택셜 리프트오프와 iii-v족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
    CN103811305B|2016-08-24|一种硅基半绝缘砷化镓衬底的制备方法
    US20210057211A1|2021-02-25|Epitaxies of a Chemical Compound Semiconductor
    CN103077964A|2013-05-01|改进p-GaN薄膜欧姆接触的材料结构及其制备方法
    US20180259708A1|2018-09-13|Method for Producing Semiconductor Device
    CN104465916A|2015-03-25|氮化镓发光二极管外延片
    TWI419326B|2013-12-11|一種在矽晶片上成長之高載子遷移率電晶體結構及其方法
    US8569097B1|2013-10-29|Flexible III-V solar cell structure
    JP2007042936A|2007-02-15|Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
    US20160079370A1|2016-03-17|Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
    CN205984998U|2017-02-22|一种增强型GaAs mHEMT器件
    Kohen et al.2015|Fabrication of III-V virtual substrate on 200 mm silicon for III-V and Si devices integration
    Jung et al.2016|Large area MoS 2 van der Waals epitaxy on III-Ns and the epitaxial formation of a n-MoS 2/p-InGaN diode
    EP2728629B1|2019-07-24|Hetero-Substrate for nitride-Based Semiconductor Light Emitting Device, and Method for Manufacturing the same
    CN103077892B|2015-08-19|在硅上集成hemt器件的方法
    JP2007103925A|2007-04-19|半導体装置及びその製造方法
    US20140057385A1|2014-02-27|Iii-v photovoltaic element and fabrication method
    JP2002025922A|2002-01-25|Ｉｉｉ−ｖ族化合物半導体の製造方法
    Gomes et al.2011|A strategic review on growth of InP on silicon substrate for applications in high frequency RF devices
    JP2002373905A|2002-12-26|Ｉｉｉ−ｖ族化合物半導体装置の製造方法
    CN114005866A|2022-02-01|GaN高电子迁移率异质结结构及制备方法、二极管、晶体管
    CN102738290A|2012-10-17|异质结太阳能电池及其制备方法
    CN110660666A|2020-01-07|晶体管外延生长方法和晶体管的制备方法
    同族专利:
    公开号 | 公开日
    TWI419326B|2013-12-11|
    US8796117B2|2014-08-05|
    JP2013046058A|2013-03-04|
    US20130049070A1|2013-02-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS60210832A|1984-04-04|1985-10-23|Agency Of Ind Science & Technol|Manufacture of compound semiconductor crystal substrate|
    CN1168147C|1999-01-14|2004-09-22|松下电器产业株式会社|半导体结晶的制造方法|
    US20030013319A1|2001-07-10|2003-01-16|Motorola, Inc.|Semiconductor structure with selective doping and process for fabrication|
    JP3952383B2|2002-05-21|2007-08-01|富士通株式会社|化合物電界効果半導体装置|
    US6818061B2|2003-04-10|2004-11-16|Honeywell International, Inc.|Method for growing single crystal GaN on silicon|
    JP2005086171A|2003-09-11|2005-03-31|Fujitsu Ltd|半導体装置及びその製造方法|
    EP1583139A1|2004-04-02|2005-10-05|Interuniversitaire Microelectronica Centrum vzw |Method for depositing a group III-nitride material on a silicon substrate and device therefor|
    EP1790001A1|2004-08-31|2007-05-30|Koninklijke Philips Electronics N.V.|Method for producing a multi-stage recess in a layer structure and a field effect transistor with a multi-recessed gate|
    US20060197129A1|2005-03-03|2006-09-07|Triquint Semiconductor, Inc.|Buried and bulk channel finFET and method of making the same|
    US20080173895A1|2007-01-24|2008-07-24|Sharp Laboratories Of America, Inc.|Gallium nitride on silicon with a thermal expansion transition buffer layer|
    US8084783B2|2008-11-10|2011-12-27|International Rectifier Corporation|GaN-based device cascoded with an integrated FET/Schottky diode device|
    JP2010251414A|2009-04-13|2010-11-04|Oki Electric Ind Co Ltd|半導体装置及びその製造方法|
    EP2270840B1|2009-06-29|2020-06-03|IMEC vzw|Method for manufacturing an III-V material substrate and the substrate thereof|
    US7829448B1|2009-10-07|2010-11-09|National Chiao Tung University|Structure of high electron mobility transistor, a device comprising the structure and a method of producing the same|US9508550B2|2015-04-28|2016-11-29|International Business Machines Corporation|Preparation of low defect density of III-V on Si for device fabrication|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100130732A|TWI419326B|2011-08-26|2011-08-26|一種在矽晶片上成長之高載子遷移率電晶體結構及其方法|TW100130732A| TWI419326B|2011-08-26|2011-08-26|一種在矽晶片上成長之高載子遷移率電晶體結構及其方法|
    JP2012162466A| JP2013046058A|2011-08-26|2012-07-23|シリコン基板上に高電子移動度トランジスタを成長させた構造及びその方法|
    US13/561,977| US8796117B2|2011-08-26|2012-07-30|Structure of high electron mobility transistor growth on Si substrate and the method thereof|
    [返回顶部]